【Intel 免費實體研討會】Quartus 時序分析

【Intel 免費實體研討會】Quartus 時序分析

研討會時間:9/16 (五) 14:00-17:00

研討會地點:茂綸股份有限公司

研討會地址:新北市新店區北新路三段207-1號6樓 (台北矽谷園區)

講師:陳省鏞 Sheng Chen

報名截止日:9/13 ()

 

兩年來Covid-19對研討會的舉辦影響甚大,隨著疫情的趨緩,已經停辦許久的Intel FPGA實體訓練課程再度重磅回歸!FPGA Timing 分析對於FPGA設計來說,是一個非常重要且不可或缺的環節,Intel® Quartus® Prime Timing Analyzer是一款功能強大的FPGA時序分析工具。透過SDC分析和報告來對FPGA設計中所有邏輯的時序進行優化和驗證。

本課程將針對FPGA使用者提供完整的Timing介紹,並教導學員如何正確使用Intel® Quartus® Prime Timing Analyzer工具,讓對於FPGA有興趣的使用者,可以更快完成屬於自己的FPGA設計。

 

研討會流程:

1. Timing 基本介紹
2. Timing Analyzer 介面說明
3. SDC Collections
4. Clock Constraints
5. I/O Interfaces
6. Timing Exceptions
7. Q & A

 

>> 點我報名 <<